Четыре кита Rambus

Компания Rambus — одна из наиболее скандальных на IT-рынке. Широкую известность она завоевала даже не столько технологическими достижениями (хотя их тоже немало), столько тем, каким образом она проталкивала свои продукты на рынок и пыталась зарабатывать огромные деньги на своих патентах — порой не всегда честными путями

Компания Rambus — одна из наиболее скандальных на IT-рынке. Широкую известность она завоевала даже не столько технологическими достижениями (хотя их тоже немало), столько тем, каким образом она проталкивала свои продукты на рынок и пыталась зарабатывать огромные деньги на своих патентах — порой не всегда честными путями.¹ Еще пару лет назад Rambus, создав память Direct RDRAM, была на коне — в частности, благодаря поддержке со стороны корпорации Intel, производившей чипсеты для RDRAM, и компании Samsung, выпускавшей более 80% всей памяти RDRAM. Одно время персональные компьютеры и недорогие рабочие станции на базе чипсета Intel 850(E) и DRDRAM заслуженно считались самой быстрой платформой для процессоров Pentium 4.² Однако стремительное наступление более дешевой DDR SDRAM и появление двухканальных чипсетов для нее (Intel E7205 и 875P/865PE, SiS655), позволявших добиться схожей или даже чуть большей производительности системы при меньшей цене, а также отказ Intel от разработки новых чипсетов для RDRAM поставили крест на дальнейшем присутствии RDRAM на рынке ПК, серверов и рабочих станций. И хотя на данный момент Rambus фактически потеряла рынок памяти для ПК, в ее активах пока остается память для сетевых коммуникаторов, игровых приставок, телевидения высокой четкости (HDTV) и ряда специальных применений.

Более того, компания не думает сдаваться и намерена вскоре вернуться на рынок ПК и даже распространить свой бизнес на другие области IT-рынка. Тем более что последние разработки Rambus рассматриваются как принципиально новый шаг по сравнении с «традиционными» стандартами DDR/DDR2/DDR3 SDRAM, о чем свидетельствует немалый интерес к «постоянному» стенду Rambus на IDF. И на данный момент эти новации компании уже получили поддержку крупных игроков рынка.

Сегодняшняя концепция Rambus зиждется на четырех китах:

• новая память XDR DRAM;
• прежняя усовершенствованная память Direct RDRAM;
• высокоскоростной последовательный интерфейс RaSer;
• самая быстрая в индустрии параллельная шина Redwood.

Все технологии сочетают высочайшую скорость работы с низкой стоимостью практической реализации. Более того, они находятся в русле новейших тенденций развития систем передачи данных, так как в их основе лежат высокочастотные последовательные шины, сходные с модными PCI Express, HyperTransport и SerialATA. Однако Rambus привносит и новую струю в «последовательную» концепцию, поскольку, кроме всего прочего, впервые предлагает применить последовательный интерфейс для работы системной памяти, обеспечивая при этом скорость, которая и не снилась нынешним параллельным шинам памяти.

Память будущего

Сейчас доля Rambus на рынке памяти мизерна, однако компания продолжает совершенствовать стандарты Direct RDRAM (об этом ниже), а также разрабатывать новую технологию памяти, которая скоро должна найти применение в графических станциях, игровых приставках и сетевых устройств, а через несколько лет — возможно, и в ПК.

Создание новой технологии под кодовым именем Yellowstone началось еще в 2001 году, когда дела у Rambus были не так плохи. Представлена она была на осеннем RDF 2001 (Rambus Developer Forum). Вскоре после того, как отношения Intel и Rambus окончательно испортились, компания вплотную занялась именно этой технологией. Yellowstone должна была стать новым сигнальным интерфейсом для контроллеров памяти и других высокоскоростных компонентов системы. Вместе с разработкой новых интерфейсов изменилась и схема лицензирования: теперь партнеры не должны платить за каждый чип памяти, произведенный по этой технологии, а стоимость общих лицензий значительно снизилась. Это и помогло вернуть некоторых старых партнеров, таких как Elpida³, Samsung, Sony и Toshiba.⁴  Вскоре после того, как Rambus подписала с ними контракты, технология Yellowstone была переименована в XDR DRAM. Это название, с одной стороны, как бы наследует традиции DRDRAM (добавлена лишь буква X впереди), но с другой — открещивается от него, означая eXtreme Data Rate DRAM (в противоположность Direct Rambus DRAM). Своеобразная «Extreme Edition» среди памяти.

Работа над XDR DRAM идет по двум направлениям: создание новых высокоскоростных интерфейсов памяти и создание новых типов памяти. На самом деле, ячейки памяти у микросхем XDR практически такие же, как у DDR SDRAM, и производятся по той же самой КМОП-технологии. Более того, новая интерфейсная часть спроектирована таким образом, чтобы ее можно было изготовить на одном кристалле с памятью по тому же самому стандартному техпроцессу. Основная разница заключается в структуре интерфейсов и логике сопряжения с ними массива ячеек памяти. Новый тип памяти (точнее — интерфейса памяти) использует и новую сигнальную технику, что позволяет передавать данные с частотой от 3,2–6,4 ГГц!

Новомодные последовательные шины PCI Express (2,5 ГГц), HyperTransport (0,8-1,4 ГГц) и Serial ATA (1,5-3,0 ГГц) отдыхают… Соответственно ожидается, что новый «параллельно-последовательный» интерфейс (несколько одновременно работающих последовательных шин) для начала позволит передавать от 6,4 до 12,8 гигабайт данных в секунду, в дальнейшем производительность можно будет довести до 25–50 Гбайт/с, а в более далекой перспективе — и до 100 Гбайт/с. Кроме того, технология отличается относительно низкой конечной стоимостью — благодаря малому числу сигнальных линий, выводов микросхем и самих микросхем, а также простоте разводки трасс на платах. В частности, модули XDR допускают применение четырехслойных печатных плат (даже DDR DIMM требуют шести слоев) и недорогой корпусировки. Но сперва познакомимся с двумя другими технологиями, которые предлагаемыми Rambus, — шинами RaSer и Redwood. Ведь именно они, в виде частных случаев, являются компонентами интерфейса XDR.

RaSer

В общем виде технология RaSer (Rambus Serializer/Deserializer) — это высокопроизводительный интерфейс ввода/вывода с использованием высокочастотных последовательных шин. Исходно он предназначался для так называемых Backplane Applications — интерфейсов, присутствующих на «задней панели» корпусов компьютеров: сетевых и телекоммуникаций, свитчей, устройств хранения данных, модульных серверов, блэйдов и пр., то есть в основном — внешних соединений между различными платами внутри одного модуля (стойки), см. www.rambus.com/products/raser/backplanesolutions . Соответственно в RaSer были приняты специальные меры для устойчивости к высоким искажениям сигнала и подключению многих устройств — именно этим технология Rambus выгодно отличается от других подобных интерфейсов. Она способна заметно повысить скорость передачи данных через маршрутизаторы глобальных сетей, а также через интерфейсы Fiber Channel, Gigabit Ethernet и InfiniBand. Однако RaSer можно использовать для организации связи не только между отдельными платами, но и между микросхемами на одной плате. В частности, уже имеются реализации интерфейсов PCI Express и SerialATA при помощи RaSer (см. табл. 1).

Основой технологии является RaSer Cell — ячейка интерфейса RaSer. Она содержит все необходимые блоки для полнодуплексной передачи и приема данных по одной последовательной шине (линии связи точка-точка, см. рис. 2) и позиционируется как стандартный элемент специализированных микросхем класса ASIC и ASSP. Подчеркнем, что Rambus занимается разработкой именно физического слоя (PHY) внедряемых компонентов и сама технология RaSer — это физический интерфейс, а не логический. Поэтому RaSer совместим с очень многими существующими и будущими технологиями последовательной передачи данных (см. табл. 1).⁵

Ячейки RaSer бывают двух типов — собственно RaSer и более совершенная RaSer X. Первая способна передавать данные со скоростью от 0,5 до 3,2 (4) Гбит/с, поддерживает объединение до 64 ячеек на одном кристалле контроллера ASIC и позволяет гибко менять рабочие параметры (уровни напряжений, частоту и др.). Она имеет 8-, 10-, 16- или 20-битный параллельный интерфейс для сопряжения с внутренними регистрами кристалла контроллера, независимую систему распознавания поступающих данных для каждого канала, низкий джиттер у передатчика и приемника.

Улучшенная ячейка RaSer X может передавать данные со скоростью от 1 до 10 Гбит/с, имеет высокочувствительные приемники, калибруемые резистивные терминаторы на чипе, программируемые характеристики соединения, улучшенную автоматическую систему выравнивания уровней (equalization, рис. 2) и подавления переотражений сигнала.

Четырехканальная конфигурация RaSer обеспечивает пересылку данных со скоростью до 12,5 Гбит/с в каждом направлении (что заметно больше, чем у PCI Express и HyperTransport). Среди уже получивших лицензии на использование технологии RaSer — Intel, Internet Machines, Banderacom, eSilicon, PLX Technology, Synopsys и TranSwitch.

Redwood

Технология Redwood — это тоже в частном виде один из компонентов памяти XDR, а именно — высокопроизводительная параллельная шина (интерфейс) передачи данных. Причем тоже только физический (PHY), а не логический уровень. В общем виде эта шина может быть интегрирована в процессоры и чипсеты (как системная шина и для связи северного и южного моста), а также в другие чипы — например, сетевые коммуникаторы, игровые консоли и др. На данный момент это самая быстрая параллельная шина в индустрии.

Redwood работает с частотой от 400 до 6400 МГц. Физически параллельная шина состоит из нескольких «независимых» дифференциальных сигнальных пар (подобных тем, что используются в RaSer), работающих с использованием уровней стандарта DRSL (Differential Rambus Signaling Level). Redwood совместима с другими дифференциальными низковольтными шинами LVDS (Low Voltage Differential Signaling) — такими как HyperTransport и RapidIO.

Три ключевых компонента технологии — это FlexPhase, Variable Date Rate (VDR) и DRSL. FlexPhase — это технология калибровки таймингов и динамической подстройки рабочих токов и активных терминаторов линий шины. Она обеспечивает точное побитовое согласование сигналов данных и опорной частоты на чипе, устраняет необходимость подгонки длин проводников шины на печатной плате, позволяет достичь очень высокой скорости передачи данных за счет точной синхронизации сигнала и снизить латентность. В результате уменьшения числа слоев печатной платы и сокращения общей длины разводки и числа контактов FlexPhase снижает себестоимость конечной продукции, в том числе и материнских плат. Технология DRSL, применяемая и в XDR DRAM, здесь унифицирована, что позволяет значительно снизить напряжение питания и потребляемую мощность, уменьшить электромагнитную интерференцию и повысить масштабируемость по частоте. Использование технологии переменной скорости передачи данных (VDR) позволяет адаптировать шину для других стандартов с передачей данных от одного до десяти раз за такт опорной частоты (от 400 до 800 МГц), то есть частота передачи данных может варьироваться в диапазоне от 400 МГц до 6,4 ГГц. Если умножить это значение на количество параллельных линий шины Redwood (видимо, 4, 8, 16 или 32), получим величину, на порядок превышающую пропускную способность современных процессорных шин!

Если интерфейс RaSer предназначен для длинных (до 1,2 метра) соединений между платами и устойчив к сильным искажениям сигнала и подключению многих устройств, то Redwood оптимизирован для быстрых параллельных соединений на короткое расстояние (до 38 см) в пределах одной печатной платы, обеспечивая при этом меньшую латентность и потребляемую мощность. Впрочем, Redwood и RaSer вполне можно использовать вместе в одном устройстве. В начале 2003 года Redwood был лицензирован компаниями Sony и Toshiba. По всей видимости, этот интерфейс будет применен в разрабатывающемся IBM, Sony и Toshiba процессоре Cell (кодовое название процессора для PlayStation 3).
XDR Interconnect

Архитектура XDR (см. также www.rambus.com/products/xdr/arch_overview.cfm ) содержит пять основных компонентов:

• контроллер памяти (XMC);
• контроллер шины ввода-вывода (XIO);
• тактовый генератор системы (XCG);
• шина XDR Interconnect;
• память DRAM.

Главный элемент новой памяти — шина XDR Interconnect, которая соединяет контроллер (чипсет) и модули памяти. Именно на нее приходится большинство новшеств, заявленных еще в Yellowstone. XDR состоит из двух каналов данных (DQ) по 16 бит, каждый из которых поддерживает по два устройства (кристалла) XDR DRAM (см. рис. 3). Линии канала — это двунаправленные дифференциальные последовательные шины точка–точка — частный случай интерфейсов RaSer и Redwood.⁶ Эта 32-битная параллельная шина данных сейчас имеет пропускную способность до 12,8 Гбайт/с (частота последовательной передачи данных — 3,2 ГГц), которая в перспективе может быть увеличена до 25 Гбайт/с (6,4 ГГц на линию).

Чипсет (ASIC) содержит собственно контроллер памяти (XMC) и контроллер шины ввода-вывода (XIO), рис. 3. Такая структура несколько сложнее традиционной (для параллельной шины памяти SDRAM), поскольку XIO представляет собой набор решений для реализации физического интерфейса, который преобразует параллельные данные от XMC в последовательные, а CMOS-уровни — в команды и уровни RSL/DRSL и наоборот. В частности, XIO содержит набор ячеек RaSer для организации параллельного массива последовательных шин (шина Redwood). Один 32-битный интерфейс XIO требует около 130 ножек чипсета.

Кристалл чипсета (ASIC) может содержать до двух контроллеров памяти (XMC), то есть поддерживать одновременно две шины Interconnect с двумя каналами каждая, что обеспечивает пропускную способность до 25 Гбайт/с на частоте 3,2 ГГц (и до 50 Гбайт/с на 6,4 ГГц). В перспективе Rambus планирует создать 128-разрядную шину XDR Interconnect.

Основой XDR Interconnect стали четыре технологии, которые уже не первый год у нас на слуху.⁷ Что касается самих микросхем DRAM, то они тоже усовершенствованы: у них теперь восемь банков против четырех у RDRAM, упакованы они в CSP-корпуса и имеют традиционную 16-битную внешнюю шину. Между каждыми четырьмя банками возможен interleave, а латентность снизилась до 1,25-3,3 нс.⁸ Напряжение питания уменьшено до 1,8 В, а ширина шины данных чипов сможет варьироваться от 2 до 32 бит.⁹

Новую память можно использовать как через чипсет, так и подключать прямо к процессору (если в него встроен соответствующий контроллер). Это дает огромное преимущество перед памятью DDR2. Ведь при использовании 64-разрядных XDR IO пропускная способность интерфейса возрастает до 50 Гбайт/с, а при использовании 128-битного — до 100 Гбайт/с. Только вот кто отважится на создание подобных систем — Rambus предлагает только концепцию… В целом же XDR обладает большой гибкостью — ее можно применять как для компактных систем с узкими шинами (типа HDTV и сетевых коммуникаторов), так и для широких ультрапроизводительных (типа графических контроллеров и игровых приставок).

Новая старая DRDRAM

Напоследок коснемся будущего Direct RDRAM. Как ни странно, Rambus не думает бросать традиционный тип памяти на произвол судьбы и продолжает его совершенствовать. На данный момент производители выпускают и намерены и дальше выпускать 16-, 32- и 64-битные модули DRDRAM, причем самыми перспективными являются 32-битные (двухканальные) RIMM4800/5300/ 6400 на 256- и 512-мегабитных микросхемах и 64-битные (четырехканальные) RIMM6400 и RIMM8500 c частотой 800 и 1066 МГц соответственно (они имеют по 326 выводов).¹⁰ Ближайшие перспективы DRDRAM: во второй половине 2004 года компания предполагает представить 256- и 512-мегабитные чипы, работающие с результирующей частотой 1600 МГц. Тогда же появятся 64-битные модули RIMM9600 с тактовой частотой 1200 МГц и пропускной способностью до 9,6 Гбайт/с на 4 канала, интегрированные в один модуль.

Вскоре после провала чипсета SiS R658 (www.terralab.ru/system/ 24864) для RIMM4800 (32-битные модули PC1200) был объявлен чипсет SiS R659 со встроенными кэш-памятью и предсказателем обращений. Он стал результатом совместной работы SiS, Samsung, ASUSTeK и Rambus. Чипсет поддерживает четырехканальную память типа RDRAM, работающую на частоте 1200 МГц, что позволяет достичь максимальной пропускной способности памяти в 9,6 Гбайт/с при использовании 16-битных модулей, а с модулями PC1333 эта величина возрастет аж до 10,67 Гбайт/с, что почти вдвое превышает пропускную способность двухканальной DDR400 при сопоставимой латентности. Кстати, максимальный объем памяти, поддерживаемый новым чипсетом, — 16 Гбайт, то есть уже некая заявка на профессиональный рынок. К сожалению, плата ASUS P4S13G (рис. 4) на этом чипсете до сих пор отсутствует (по некоторой информации ASUS заморозила этот проект), хотя если бы она смогла обеспечить 10-процентный прирост быстродействия по сравнению с платами на чипсете Intel 875P, то имела бы неплохие шансы на рыночный успех и возрождение популярности RDRAM.

Большие надежды

Первым лицензию на технологию памяти XDR (тогда еще Yellowstone) получил давний союзник Rambus — компания Toshiba. Затем, в марте 2003 года, этому примеру последовала Elpida. А позже и Sony объявила, что в PlayStation 3 будет использоваться память XDR и шина Redwood (как DRDRAM используется в PS2). В декабре 2003 года, на квартал раньше, чем планировалось, Toshiba представила первые опытные чипы памяти XDR. А 17 февраля нынешнего года на стенде Rambus в рамках IDF состоялась мировая премьера и первая публичная демонстрация работающей системы с XDR DRAM (рис. 5). Для этого использовался чипсет (контроллер памяти), разработанный самой Rambus и изготовленный TSMC по 0,13-микронному техпроцессу, а две микросхемы памяти XDR DRAM от Toshiba работали с чипсетом по 32-битному интерфейсу (каждая — по 16-битному).¹¹ В настоящее время компании Toshiba, Samsung и Elpida осваивают производство XDR, а массовый выпуск чипов с частотой 3200 МГц запланирован на первый квартал будущего года (Toshiba, 0,13-микронный процесс). Чипы с частотой 4 ГГц (производимые по 0,11-микронному техпроцессу) появятся на рынке во второй половине 2005 года, а покорение рубежа 6,4 ГГц (90-нм) назначено на 2006 год.

Технология XDR — новый вызов миру IT. В ней похоже исправлены все ошибки прошлого: чрезмерное тепловыделение, сложность проектирования, высокая стоимость, большие лицензионные отчисления… Вопрос лишь в том, насколько охотно компании пойдут за Rambus — всё же недоверие к ней из-за прошлого краха еще остается. Кроме того, пока неясно, понадобятся ли такие сверхбыстрые технологии в ближайшем будущем. Ведь рынок всегда выбирает продукт с оптимальным соотношением цена/производительность. Пока XDR DRAM не будет производиться в больших объемах, о завоевании рынка говорить не приходится. Причин, которые могут этому помешать, не так уж и много, но с другой стороны, нет и того импульса, который изменит отношение рынка к нововведениям. Конъюнктура может измениться, только если кто-то из серьезных игроков внезапно обратит багосклонный взор на Rambus. Например, AMD, у которой, кстати, уже есть очень похожая процессорная шина HyperTransport. Более того, часть индустрии без особого энтузиазма посматривает на память DDR2 (среди них — и AMD), поэтому интерес к более прогрессивным и «долгоиграющим» стандартам в лице XDR может оказаться отнюдь не праздным.

Пока же ясно лишь то, что Rambus DRDRAM уже никогда не появится на столах пользователей ПК — в попытки, связанные с SiS R659 и 64-битными модулями, уже никто всерьез не верит. А вот насчет XDR у Rambus вполне определенные планы — сперва завоевать графические и рабочие станции, серверы, игровые приставки, HDTV и другие спецприменения, а уже затем, года через два-три, когда память приживется и подешевеет, а требования к скорости системной шины возрастут, — ринуться и на рынок ПК. Сбудутся ли эти наполеоновские планы? Скоро увидим.

---

1 Подробнее см., например, www.terralab.ru/system/24864  и www.terralab.ru/system/25220 .
2 См., например, www.terralab.ru/system/22900 , «КТ» ##475 и 477, а также ряд более ранних публикаций на www.terralab.ru/system .
3 Компания Elpida Memory (www.elpida.com ), основанная в декабре 1999 года двумя полупроводниковыми гигантами — NEC и Hitachi, является сейчас одним из ведущих японских производителей памяти DRAM.
4 Мировая премьера XDR DRAM (первая публичная демонстрация работающей системы с памятью XDR от Toshiba) состоялась 17 февраля 2004 года на стенде Rambus в рамках проходившего в Сан-Франциско IDF (см. www.terralab.ru/system/32360/page3.html ) и привлекла большое внимание.
5 Скажем, RaSer PCI Express — это уже готовый интерфейс физического слоя для внедрения в шину PCI Express. Он потребляет всего 80 милливатт на линию (при 0,13-микронном техпроцессе) и идеально интегрируется в соответствующие узлы северного и южного мостов чипсета, а также в периферийные устройства.
6 Кроме этих двух двунаправленных каналов передачи данных шина XDR включает еще семнадцать адресных и служебных линий, которые являются общими для всех кристаллов памяти, и терминируется на последнем из них: двенадцать линий шины адреса и команд (RQ), дифференциальная пара для тактового сигнала (CFM/CFMN) и четыре управляющих сигнала (RST, SCK, CMD и SRD).
7 Прежде всего, это технология ODR (Octal Data Rate), которая позволяет передавать 8 бит данных за такт, то есть при частоте синхронизации 400 МГц (от специального внешнего тактового генератора XCG) частота передачи данных составит 3,2 ГГц. Шина запросов RQ передает сигналы по обоим фронтам тактового импульса CTM, то есть с частотой 800 МГц. Внутренняя тактовая частота XIO равна учетверенной CFM (1,6 ГГц), и по шине DQ данные передаются как по фронту, так и по спаду импульсов, то есть восемь раз за такт CFM.
Еще одна интересная технология, которую использует эта шина, — DRSL (Differential Rambus Signaling Levels), пришедшая на смену RSL и QRSL. Она позволяет разделять логические уровни в соединениях точка-точка, используя при этом очень низкое напряжение. Разность потенциалов между логическими уровнями здесь всего 200 мВ (от 1,0 до 1,2 В), а не 800, как в DRDRAM. Для синхронизации командных сигналов и адресных линий используется прежний RSL с открытым стоком (перепад уровней 0,9 В, частота 800 МГц), позволяющий подключать одновременно до 36 устройств, но длина всех линий от контроллера до последнего чипа памяти должна быть согласована.
Третий компонент технологии XDR Interconnect называется FlexPhase. Схемы FlexPhase в составе каждой из ячеек RaSer контроллера XIO выполняют автоподстройку фаз (латентность) сигналов данных индивидуально для каждой линии параллельной шины с точностью 2,5 пс, чтобы обеспечить синхронность поступления всего слова данных (в обоих направлениях) вне зависимости от длины каждой из линий на плате. Для шины XDR используется мезохронный протокол передачи, означающий, что передача всех данных осуществляется в определенной (фиксированной), но условной по отношению к тактовому сигналу фазе. Главный плюс этой технологии в том, что теперь необязательно делать все дорожки одинаковой длины для точной синхронизации чипов памяти. А это очень кропотливая и дорогостоящая работа при разводке материнской платы. В целом этот комплекс мер должен упростить разработку плат и удешевить модули памяти, особенно учитывая их производство по 0,13-микронной технологии.
Наконец, Dynamic Point-to-Point Technology (DPP) позволяет использовать и один, и несколько модулей памяти — так называемых XDIMM — для расширения ее объема при сохранении той же разрядности шины. Если, например, у вас установлен один 32-битный модуль, то ему доступны все 32 бита обоих каналов. При расширении объема памяти вторым или третьим модулем 32-битная шина автоматически реконфигурируется, чтобы выделить каждому модулю по 16 бит (каждому по каналу).
8 Судя по временным диаграммам циклов чтения и записи памяти XDR, приводимым Rambus, полная латентность XDR при записи (tCWD) составляет три периода тактовой частоты CFM, а при чтении (tCAC) — вдвое больше. При CFM=400 МГц это означает 7,5 нс и 15 нс соответственно! Что отнюдь не меньше, чем у лучших представителей нынешних типов памяти, см. www.terralab.ru/system/25220 . Например, у DDR400 с CL=2 это 10 нс.
9 Память будет выпускаться чипами от 256 Мбит до 8 Гбит. Чипы будут монтироваться на 4-слойные печатные платы, что служит очередным несомненным плюсом XDR. Первые модули XDIMM (в частности, для системной памяти компьютеров) будут иметь ширину 32 бита и полосу пропускания от 9,6 до 16 Гбайт/с. При их парном использовании скорость возрастет.
10 Контроллеры для 16-битных модулей, могут успешно работать с 32-битными модулями, но не с 64-битными.
11 На фото с экрана осциллографа мы запечатлели профили сигналов такой работы в реальном времени — циклы чтения и записи в память. Работа характеризуется очень малой латентностью (даже несмотря на то, что это квазипараллельная шина), заметно меньшей, чем у DDR2 и DDR3, поскольку значительно выше частота. Точное значение латентности также зависит от самих чипов памяти (массива ячеек) и составляет единицы наносекунд.